<center id="6cvkc"></center>
      <th id="6cvkc"><sup id="6cvkc"></sup></th>

      1. 仿真與原型設計

        基于 FPGA 的原型

        基于 FPGA 仿真與原型設計可快速、準確地實現 SoC 系統建模和驗證并加速軟件和固件的開發。通過 20nm 解決方案、Virtex UltraScale VU440 FPGA 及其 28nm Virtex?-7 2000T FPGA, Xilinx 將原型設計帶入下一階段 。數百萬邏輯單元解決方案:

        • 避免了進行多芯片分區的困擾在許多情況下

        • 減少了大型 ASIC 和 ASSP 設計的開發風險

        • 減少了板級空間的要求和復雜性

        • 實現靈活 I/O,創建鄰接器件

        • 降低了系統級功耗

        Virtex UltraScale 440: 世界最大容量 FPGA

        Virtex UltraScale 440 器件基于第二代堆疊硅片互聯 (SSI) 技術:

        • 5.5M 系統邏輯單元、 20B 晶體管

        • 48 個 16.3Gb/s 串行收發器

        • 89 Mb block RAM

        • 1,456 個 I/O

        查看 設計范例。

        Virtex-7 2000T: 利用 ASIC 原型構建

        Virtex-7 2000T FPGA 通過堆疊硅片互聯 (SSI)實現,適合 ASIC 原型設計及仿真: :

        • 2M 邏輯單元、 6.8B 晶體管

        • 36 個 12.5Gb/s 串行收發器

        • 46 Mb block RAM

        • 1,200 個 I/O

        ASIC 仿真實現

        使用 Xilinx UltraScale? 架構,ASIC 原型 & 仿真可實現突破性性能和集成。 Virtex UltraScale 器件通過高邏輯容量、超過 90% 器件利用率、堪比 ASIC 的時鐘、增強型布線和面向引腳多路復用的高速收發器簡化設計分區。突破性架構融合 Xilinx Vivado? Design Suite 為滿足領先的 ASIC 和 SoC 平臺需求提供了理想的解決方案。


        Copyright ?深圳市賽靈思半導體技術有限公司 -www.kaotiai.com,Inc.All rights reserved.  粵ICP備18095839號
        Powered by CmsEasy
        亚洲青青草原男人的天堂

          <center id="6cvkc"></center>
            <th id="6cvkc"><sup id="6cvkc"></sup></th>